loader

英特爾登高一呼 SiP成主打星

 半導體龍頭英特爾在上周召開的架構日(Architecture Day)中發表名為Foveros的全新3D封裝技術,首次採用3D晶片堆疊的系統級封裝(SiP),來實現邏輯對邏輯(logic-on-logic)的晶片異質整合。業界指出,英特爾登高一呼等於確定了未來SiP將是異質晶片整合主流,掌握SiP技術及產能的日月光投控(3711)將成為最大受惠者。

 英特爾在架構日中宣布及展示了新一代中央處理器(CPU)微架構Sunny Cove,不僅可以提高一般運算任務的單一時脈效能和功耗效率,也包含加速人工智慧(AI)和加密等特殊用途運算任務的新功能。同時,英特爾也推出全新Gen 11整合式繪圖晶片。首款整合Sunny Cove微架構處理器及Gen 11繪圖處理器(GPU)核心的產品,將是明年底推出的10奈米製程Ice Lake處理器。

 另外值得市場關注的焦點,則是英特爾發表名為Foveros的全新3D封裝技術。英特爾Foveros是以3D堆疊的SiP為主體,為結合高效能、高密度、低功耗晶片製程技術的裝置和系統奠定了基礎。

 Foveros預期可首度將3D晶片堆疊從傳統的被動矽中介層(passive interposer)和堆疊記憶體,擴展到CPU、GPU、AI等高效能邏輯運算晶片。

 英特爾Foveros技術提供極大的彈性,因為設計人員希望在新的裝置設計中「混搭」(mix and match)矽智財(IP)模組、各種記憶體和I/O元件,而這項3D封裝技術允許將產品分解成更小的「小晶片」(chiplet),其中I/O、SRAM、電源傳輸電路可以建入底層晶片(base die)當中,高效能邏輯晶片則堆疊於其上。

 英特爾預計2019年下半年開始使用Foveros推出一系列產品。首款Foveros產品將結合高效能10奈米運算堆疊小晶片和低功耗22奈米22FFL製程的底層晶片。而這是繼英特爾在2018年推出突破性的嵌入式多晶片互連橋接(EMIB)2D封裝技術之後,Foveros將再次展現技術上的大幅躍升。

英特爾Foveros技術以3D堆疊的SiP封裝來進行異質晶片整合,也說明了SiP將成為後摩爾定律時代重要的解決方案,晶片不再強調製程微縮,而是將不同製程晶片整合為一顆SiP模組。

 法人指出,在英特爾及台積電等大廠力拱SiP技術下,未來如何導入量產成為關鍵,掌握龐大SiP技術專利及產能的日月光投控,可望成為未來SiP風潮下的最大受惠廠商。