台積：摩爾定律未死 持續推進

　摩爾定律會不會終結？看來仍有得爭辯。晶圓代工龍頭台積電甫上任的全球行銷主管Godfrey Cheng在台積電官方部落格發表最新貼文指出，摩爾定律未死，台積電仍有很多方法可以增加晶片內電晶體密度來延續摩爾定律。業界認為，台積電先進製程5奈米已開始試產且將於2020年量產，3奈米研發進度符合預期並將在2022年量產，2奈米也可能在3奈米量產兩年後推出，再搭配先進封裝技術，持續推進摩爾定律前進。

　Godfrey Cheng在文中提及，有些人將摩爾定律定位在相同晶片尺寸面積下的性能每兩年增加一倍，過去幾年在中央處理器（CPU）及繪圖處理器（GPU）的開發上似乎是正確的。但自2000年以來，運算能力大大提高，但這不是透過提高電晶體時脈速度，而是透過矽架構創新及運算工作負載的執行緒化或平行化達成，例如增加晶片中的核心數來增加執行緒以提供更高效能運算。

　文中提及，近年來有人認為摩爾定律已死，認為無法再繼續縮小電晶體，因為很多原因限制了電晶體的製造，所以如何以最有經濟效益的方法將數十億個電晶體放在一顆晶片中，就是晶片製造工程師現今遇到最大的挑戰。

　為了解決這個問題，台積電日前宣布推出5+奈米（N5P），擴大5奈米製程節點的領先，5奈米製程晶片擁有世界上最高的電晶體密度及最快的效能，台積電會繼續進行單個電晶體微縮並持續提高晶片內建電晶體密度。

　此外，台積電也看到在人工智慧（AI）時代的另一個系統級的挑戰，就是要解決高延遲的問題，利用讓記憶體更靠近邏輯晶片的方式，系統可實現更低的延遲、更低的功耗，達到更高的整體效能。由於晶片及系統的定義變得模糊，未來兩者之間差異會更加模糊且最終完全消除，並且由設計技術協同優化（DTCO）時代轉變為系統技術協同優化（STCO）。

　台積電如今可透過先進的封裝技術，包括基於矽製程的中介層（interposer）或扇出製程的小晶片（chiplet）等方法，將記憶體及邏輯晶片核心緊密集成，未來還能夠將晶圓及晶圓堆疊，提供台積電客戶更好的晶片密度及效能。